RAMageddon 2026 : l’IA vole la mémoire du reste du monde

1. Le signal Bloomberg : l’IA met le feu au marché mémoire

Dans un article titré « Rampant AI Demand for Memory Is Fueling a Growing Chip Crisis », Bloomberg décrit une pénurie de DRAM et de HBM qui commence à « hammer profits, derail corporate plans and inflate price tags » sur tout, des smartphones aux data centers. Les grands du cloud (Google, OpenAI, etc.) achètent des millions de GPU Nvidia accompagnés de quantités massives de mémoire, absorbant une part croissante de la production mondiale de DRAM.

• Tim Cook (Apple) prévient que cette tension va comprimer les marges de l’iPhone, en raison de l’augmentation du coût de la mémoire.
• Micron parle d’un goulot « unprecedented » sur la DRAM, avec une tension qui devrait durer au moins jusqu’en 2027 selon ses projections internes.​
• Dell, HP, Lenovo, Xiaomi et d’autres OEM anticipent hausse de prix, arbitrages douloureux entre volumes et configuration mémoire, et parfois stockage préventif de DRAM pour amortir la hausse attendue de 50 % des prix de modules mémoire d’ici mi‑2027.​

Bloomberg résume le mécanisme : la course à l’IA a incité les fondeurs à allouer leur capacité vers des produits mémoire haut de gamme et plus rentables (HBM, modules pour GPU d’IA), ce qui provoque une sous‑offre sur les DRAM « classiques » qui alimentent PC, smartphones, autos et équipements médicaux.​

2. Du data center au grand public : « RAMageddon 2026 »

Cette crise n’est plus confinée aux data centers : elle devient visible dans le quotidien des utilisateurs.

2.1. Valve et le Steam Deck OLED : le cas d’école grand public

Valve a mis à jour la page produit du Steam Deck OLED pour avertir que la console sera « out of stock intermittently » dans certaines régions en raison de pénuries de mémoire et de stockage. La variante LCD 256 Go est officiellement arrêtée, ce qui réduit les options de fallback.

Des sites comme TechBuzz ou d’autres médias jeux vidéo parlent ouvertement de « RAM crisis » et de « victime de la mémoire » pour qualifier la situation du Steam Deck OLED, mettant en avant l’impact direct de la pénurie sur la disponibilité produit.

​

Ce qui est nouveau, c’est que le vocabulaire de la crise (« RAMageddon 2026 ») commence à percoler dans la presse grand public et gaming, bien au‑delà des publications spécialisées semi‑conducteurs. La crise mémoire devient un artefact culturel, pas seulement un sujet de supply chain.

2.2. Les OEM PC et serveurs : Dell, HP, Lenovo en mode gestion de crise

Bloomberg et Bloomberg Intelligence évoquent des avertissements clairs de Dell, HP et autres constructeurs, qui voient la tension mémoire comme un risque clé pour 2026–2027 :​

• Jeff Clarke (COO Dell) explique n’avoir « jamais vu les coûts bouger à ce rythme », mentionnant des tensions simultanées sur DRAM (y compris HBM pour l’IA), disques durs et NAND.​
• Dell envisage des reconfigurations produits (moins de mémoire par machine, mix produit ajusté) et des hausses de prix inévitables vers les clients.​
• Enrique Lores (CEO HP) anticipe une seconde moitié 2026 particulièrement difficile, prévoit de multiplier les fournisseurs mémoire et d’augmenter les prix lorsque nécessaire, rappelant que la mémoire représente déjà 15–18 % du coût d’un PC.​
• Lenovo commence à stockpiler de la mémoire DRAM en prévision de hausses et de difficultés d’approvisionnement, tout en révisant ses guides de marge.​

La conséquence : chaque GPU d’IA vendu avec plusieurs stacks de HBM correspond à autant de gigs de DRAM et de NAND qui n’iront pas dans les PC, consoles ou équipements embarqués.

3. Pourquoi la mémoire devient le goulot d’étranglement physique de l’IA

3.1. Le paradoxe de l’IA : compute vs mémoire

Les GPU d’IA ont progressé très vite en puissance de calcul (FLOPS), mais l’architecture mémoire n’a pas suivi le même rythme en capacité et en bande passante à coût constant.

HBM (High Bandwidth Memory) offre une bande passante énorme, mais sa capacité reste limitée (quelques centaines de Go par GPU), et sa fabrication est coûteuse et difficile à monter en volume (empilement 3D, interposer, packaging avancé).

​

Dans les grands modèles de langage (LLM), le vrai goulot n’est souvent plus le calcul brut, mais le couple :

• Capacité mémoire disponible par GPU (pour stocker poids + KV cache).
• Bande passante effective pour alimenter les cœurs en données.

Bloomberg rappelle que des consoles comme la future PS6 ou la Switch 2, des smartphones haut de gamme et des voitures connectées devront tous se battre pour la même DRAM et la même NAND, alors que les hyperscalers captent la production la plus rentable.

3.2. Le KV cache et les séquences gigantesques

Le papier SK Hynix présenté à l’IEEE (architecture H³) illustre la nature de ce goulot : les derniers LLM comme Llama 4 supportent des séquences pouvant aller jusqu’à 10 millions de tokens, ce qui peut nécessiter un KV cache de 5,4 To, donc des dizaines de GPU uniquement pour stocker ces valeurs.

​

Dans de tels scénarios, la contrainte devient clairement physique :

• On ne manque pas de FLOPS, on manque de gigaoctets adressables à haute bande passante.
• Ajouter des GPU uniquement pour la mémoire est économiquement absurde, mais c’est ce qui se produit aujourd’hui pour les très grands contextes.

C’est exactement ce que les fabricants mémoire commencent à reconnaître : l’architecture actuelle n’est pas scalable pour des contextes multimillionnaires de tokens en production.

4. La réponse des fabricants : SK Hynix, HBM+HBF et l’architecture H³

Face à ce mur, SK Hynix propose, dans un papier publié (et repris par Blocks & Files), une architecture hybride HBM + HBF (High Bandwidth Flash) appelée H³.

4.1. Principe de H³ : marier vitesse HBM et capacité HBF

L’idée est de placer sur le même interposer, connectés au GPU :

• de la HBM, ultra rapide mais limitée en capacité,
• de la HBF, une flash très haut débit, moins rapide que HBM mais beaucoup plus rapide que le SSD local, et surtout beaucoup plus capacitive.

La HBF joue le rôle de cache HBM pour les données massives mais essentiellement en lecture, comme les poids de modèles gigantesques ou les KV caches partagés pré‑calculés.

​

L’architecture H³ propose :

• Stockage des poids et des KV caches pré‑calculés dans la HBF.
• Stockage des KV caches générés et des données actives dans la HBM.
• Un Latency Hiding Buffer (LHB) dans la base die HBM, qui préfetch en amont pour masquer la latence plus élevée de la flash.

Ainsi, on compense la lenteur relative de la HBF par une architecture intelligente qui garde la HBM concentrée sur les accès les plus critiques.

4.2. Résultats : plus de requêtes, moins de GPU

Les simulations H³ montrent :

• Jusqu’à 2,69× d’amélioration de performance par watt par rapport à un GPU Blackwell avec 8 stacks HBM mais sans HBF.
• Sur un KV cache de 10 millions de tokens, un système HBM+HBF peut traiter 18,8× plus de requêtes simultanées (batch size) qu’une configuration HBM‑only.
• Des workloads qui exigeraient 32 GPU (et leur HBM associée) peuvent être traités avec seulement 2 GPU dans une configuration H³, réduisant dramatiquement la consommation énergétique et le nombre de puces mémoire à produire.

La clé : H³ exploite le fait que le KV cache partagé pour des usages de type read‑mostly (inférence LLM avec caches mutualisés) se prête particulièrement bien à une mémoire flash haut débit à endurance modérée (100 000 cycles d’écriture suffisent).

On voit ici la prise de conscience d’un acteur mémoire de premier plan : la solution n’est pas seulement de produire plus de DRAM/HBM, mais de changer d’architecture mémoire pour casser le lien linéaire entre taille du modèle, longueur de contexte et nombre de GPU nécessaires.

5. Effets macro : quand l’IA affame le reste de la chaîne

5.1. L’IA comme aspirateur de DRAM

Comme le montre Bloomberg, les hyperscalers et acteurs de l’IA (Google, OpenAI, Microsoft, etc.) achètent des GPU Nvidia avec des allotments massifs de mémoire, captant une part croissante de la production.

Résultat :

• Smartphones (Apple, Xiaomi), PC (Dell, HP, Lenovo), consoles (Sony, Nintendo, Valve) se retrouvent sur un marché résiduel où la DRAM est plus rare et plus chère.​
• Sony envisagerait de repousser le lancement de la PS6 sous l’effet de cette flambée mémoire, pendant que Nintendo réfléchirait à une hausse de prix de la Switch 2 pour absorber le coût des cartes mémoire et modules DRAM.
• Les marges des OEM sont comprimées, les configurations mémoire sont réduites, voire des segments produits sont « sacrifiés » pour concentrer la mémoire sur les gammes premium.

Les décisions prises dans les boardrooms des hyperscalers IA affectent donc jusqu’à la disponibilité d’une console chez un retailer ou la configuration d’un PC d’entreprise.

5.2. Effet domino sur la chaîne B2B

Dans la sphère B2B, la tension mémoire se répercute sur :

• Les serveurs d’entreprise classiques (ERP, CRM, SIRH), qui doivent coexister dans les mêmes chaînes de fabrication que les serveurs d’IA.
• Les solutions de cloud privé et edge computing, qui voient leurs BOM (Bill of Materials) augmenter, rendant plus difficile le maintien de prix compétitifs.
• Les grands distributeurs IT comme SHI, Ingram, etc., qui se retrouvent à devoir protéger leurs clients en négociant des allocations mémoire, reconfigurant les commandes ou en constituant des stocks tampons, même si ces détails ne sont pas explicitement détaillés dans la presse grand public.

Même si les noms comme Cisco, HPE, SHI sont moins mis en avant dans les articles grand public, la logique est la même : l’IA draine tellement de mémoire que tous les autres segments doivent soit payer plus cher, soit consommer moins.

6. De la contrainte logicielle à la contrainte physique

6.1. Après l’optimisation logicielle, le mur du silicium

Les derniers mois ont été marqués par des optimisations massives côté logiciel :

• Compression de KV cache (comme DMS chez Nvidia) pour réduire la mémoire par requête,
• Pruning, quantization et architectures MoE (Mixture of Experts) pour réduire les FLOPS et la mémoire active.

Mais la crise actuelle montre que même avec ces optimisations, on se heurte à un mur physique :

• La production HBM est limitée par les capacités des usines de packaging avancé et par la complexité de l’empilement 3D.
• La DRAM standard ne peut pas simplement être « imprimée » à l’infini : cycles d’investissement, rendements, transitions technologiques (DDR5, HBM4) prennent des années.
• Les coûts énergétiques et logistiques du data center (cooling, alimentation) deviennent critiques lorsque l’on aligne des dizaines de GPU pour… stocker de la mémoire.

La phrase clé du moment pourrait être : la contrainte n’est plus logicielle, elle est physique. On peut continuer à optimiser les algos, mais sans une refonte de l’architecture mémoire et un investissement massif dans la chaîne DRAM/HBM, la scalabilité de l’IA va buter sur le mur de la matière.

6.2. L’architecture H³ comme préfiguration d’un nouveau paradigme

Les travaux SK Hynix sur H³ sont révélateurs :

• On déplace une partie de la complexité du modèle vers une hiérarchie mémoire plus intelligente, où la HBF sert de réservoir géant read‑mostly, et la HBM d’accélérateur temps réel.
• On accepte que la flash, historiquement cantonnée au stockage, monte dans la pyramide de performance pour compenser les limites physiques de la DRAM/HBM.
• On conçoit la bande passante et la latence non plus comme un simple paramètre, mais comme un design space à optimiser en fonction de la nature des données (poids, KV caches, activations, caches partagés).

C’est un signal : les fabricants mémoire ne disent plus seulement « on va produire plus », mais « on va produire différemment ». L’IA devient le moteur d’une micro‑révolution dans l’architecture mémoire, au même titre que le CPU avait réorganisé la micro‑électronique dans les années 1980–1990.

7. Que signifie cette crise pour les entreprises et les décideurs IT ?

7.1. Pour les DSI et CTO

• Anticiper des hausses significatives de prix sur les configurations fortement mémoires (serveurs, workstations IA, clusters de calcul) au moins jusqu’en 2027.
• Réviser les roadmaps de déploiement IA :
• Éviter les architectures qui dupliquent inutilement les modèles et caches.
• Privilégier mutualisation, KV cache partagé, modèles plus compacts et contextes pertinents plutôt que systématiquement gigantesques.
• Intégrer la mémoire comme paramètre stratégique dans les appels d’offres (DRAM + HBM + NAND), et non comme simple ligne BOM.

7.2. Pour les fournisseurs cloud et SaaS

• Renégocier les contrats avec les fournisseurs de mémoire, éventuellement via des accords pluriannuels ou de la co‑innovation (comme H³) pour sécuriser l’accès à la capacité.
• Introduire des modèles de pricing dynamiques pour les services IA, reflétant l’augmentation du coût mémoire et incitant à des usages plus frugaux en contexte (par exemple facturer fortement les contextes extrêmes de plusieurs millions de tokens).
• Explorer les pistes d’architectures hybrides : stockage des KV caches « froids » dans des couches mémoire intermédiaires (flash haut débit, CXL‑attached memory, etc.).

7.3. Pour le grand public et le gaming

• S’attendre à des ruptures intermittentes sur certains produits (Steam Deck OLED en est un exemple emblématique), des délais de livraison plus longs et des configurations mémoire moins généreuses sur des gammes moyen de gamme.
• Voir émerger des discussions publiques sur la « mémoire en tant que ressource stratégique », à l’instar des débats précédents sur les GPU ou les lithographies avancées.

8. Conclusion : la mémoire, nouvelle frontière stratégique de l’IA

La convergence de signaux : article choc de Bloomberg, alertes successives de Dell, HP, Lenovo, pénurie visible sur le Steam Deck OLED, et publication d’un papier IEEE par SK Hynix sur HBM+HBF — montre que nous avons franchi un cap : la mémoire est devenue le goulot d’étranglement physique de l’IA.​

Chaque GPU commandé emporte avec lui un budget mémoire conséquent, qui n’est plus disponible pour les PC, les consoles et les équipements embarqués. La question n’est plus seulement « combien de FLOPS ? », mais « combien de gigaoctets à quelle bande passante et à quel coût ? ».

Les réponses émergent déjà : architectures hybrides comme H³, hiérarchies mémoire plus fines, optimisations algorithmiques orientées KV cache, et probablement, dans les années à venir, une reconfiguration complète de la pyramide compute‑mémoire‑stockage.

En 2026, si l’on devait résumer l’état de l’IA en une phrase : ce ne sont plus seulement les modèles qui scalent, ce sont les contraintes physiques qui nous rattrapent